refactor(tx): replace SAMPLE_RATE with ADAT_FAMILY enum

Author: AkiyukiOkayasu

src/adat_tx.veryl

@@ -7,7 +7,7 @@
 ///    - `i_frame_clk`立ち上がりをトリガに256bit ADATフレームを構築
 /// 2. `tx_bit_serializer`
 ///    - 256bitフレームをMSB-firstでシリアル化
-///    - `SAMPLE_RATE`に応じて44.1kHz/48kHzのビット周期を選択
+///    - `ADAT_FAMILY`に応じて44.1kHz/48kHzのビット周期を選択
 /// 3. `tx_nrzi_encoder`
 ///    - シリアルビットをNRZIへ変換して`o_adat`へ出力
 ///
@@ -27,8 +27,8 @@
 pub module adat_tx #(
     /// システムクロック周波数 [Hz]
     param CLK_FREQ: u32 = 50_000_000,
-    /// サンプルレート [Hz] (44.1kHz / 48kHz)
-    param SAMPLE_RATE: u32 = 48000,
+    /// ADATビットレートファミリー (0=F44K1, 1=F48K)
+    param ADAT_FAMILY: logic<1> = 1'b1,
 ) (
     /// システムクロック (50MHz)
     i_clk: input clock,
@@ -41,13 +41,13 @@ pub module adat_tx #(
     /// User bits入力（S/MUXフラグ含む）
     i_user_bits: input logic<4>,
     /// ADAT NRZI出力
-    o_adat: output logic,
+     o_adat: output logic,
 ) {
-    /// ADATビットレートファミリー
+    /// ADATビットレートファミリー (ドキュメンテーション用)
     ///
     /// 物理ビットレートは2種類のみ:
-    /// - F44K1: 44.1kHz × 256 = 11,289,600 bps
-    /// - F48K:  48kHz × 256 = 12,288,000 bps
+    /// - 0 (F44K1): 44.1kHz × 256 = 11,289,600 bps
+    /// - 1 (F48K):  48kHz × 256 = 12,288,000 bps
     enum AdatFamily: logic {
         F44K1 = 1'b0,
         F48K = 1'b1,
@@ -93,7 +93,7 @@ pub module adat_tx #(
         i_rst        : i_rst            ,
         i_frame_data : frame_data       ,
         i_load       : frame_ready      ,
-        i_sample_rate: SAMPLE_RATE      ,
+        i_family     : ADAT_FAMILY      ,
         o_bit        : serial_bit       ,
         o_bit_valid  : serial_bit_valid ,
         o_frame_done : serial_frame_done,

src/tx_bit_serializer.veryl

@@ -1,7 +1,7 @@
 /// TXビットシリアライザ
 ///
 /// 256bitフレームをMSB-first（bit 255 → bit 0）でシリアル出力する。
-/// ビットタイミングは`SAMPLE_RATE * 256`に基づく分数補間を使用。
+/// ビットタイミングは`ADAT_FAMILY`に基づいて44.1kHz/48kHzの周期を選択。
 /// 48kHzで約4.07 clk/bit, 44.1kHzで約4.46 clk/bit。
 ///
 /// ## Usage
@@ -20,15 +20,24 @@ module tx_bit_serializer #(
     i_frame_data: input logic<256>,
     /// フレームロード要求
     i_load: input logic,
-    /// サンプルレート (44.1kHz / 48kHz)
-    i_sample_rate: input logic<32>,
+    /// ADATビットレートファミリー (0=F44K1, 1=F48K)
+    i_family: input logic<1>,
     /// シリアルビット出力
     o_bit: output logic,
     /// ビット出力有効ストローブ
     o_bit_valid: output logic,
     /// フレーム送信完了パルス
     o_frame_done: output logic,
 ) {
+    /// ADATビットレートファミリー (ドキュメンテーション用)
+    ///
+    /// 物理ビットレートは2種類のみ:
+    /// - 0 (F44K1): 44.1kHz × 256 = 11,289,600 bps
+    /// - 1 (F48K):  48kHz × 256 = 12,288,000 bps
+    enum AdatFamily: logic {
+        F44K1 = 1'b0,
+        F48K = 1'b1,
+    }
     // ビットレート
     var bit_rate: logic<40>;
     // クロック周波数（演算用拡張幅）
@@ -56,15 +65,14 @@ module tx_bit_serializer #(
     assign o_bit_valid  = r_bit_valid;
     assign o_frame_done = r_frame_done;
 
-    // サンプルレートに応じたビットレート選択
-    // 物理ビットレートはS/MUX時でも変わらない:
-    // - 44.1kHz系 (44.1k, 88.2k, 176.4k): 11,289,600 bps
-    // - 48kHz系 (48k, 96k, 192k): 12,288,000 bps
+    // ADATファミリーに応じたビットレート選択
+    // 物理ビットレートは2種類のみ:
+    // - F44K1 (0): 11,289,600 bps
+    // - F48K (1): 12,288,000 bps
     always_comb {
-        if i_sample_rate == 32'd44_100 || i_sample_rate == 32'd88_200 || i_sample_rate == 32'd176_400 {
+        if i_family == 1'b0 {
             bit_rate = 40'd11_289_600;
         } else {
-            // 48kHz系 (48k, 96k, 192k) およびデフォルト
             bit_rate = 40'd12_288_000;
         }
         clk_freq = CLK_FREQ;