@@ -1689,42 +1689,44 @@ bool RISCVInstrInfo::isBranchOffsetInRange(unsigned BranchOp,
16891689// instruction opcode. Otherwise, return RISCV::INSTRUCTION_LIST_END.
16901690// TODO: Support more operations.
16911691unsigned getPredicatedOpcode (unsigned Opcode) {
1692+ // clang-format off
16921693 switch (Opcode) {
1693- case RISCV::ADD: return RISCV::PseudoCCADD; break ;
1694- case RISCV::SUB: return RISCV::PseudoCCSUB; break ;
1695- case RISCV::SLL: return RISCV::PseudoCCSLL; break ;
1696- case RISCV::SRL: return RISCV::PseudoCCSRL; break ;
1697- case RISCV::SRA: return RISCV::PseudoCCSRA; break ;
1698- case RISCV::AND: return RISCV::PseudoCCAND; break ;
1699- case RISCV::OR: return RISCV::PseudoCCOR; break ;
1700- case RISCV::XOR: return RISCV::PseudoCCXOR; break ;
1701-
1702- case RISCV::ADDI: return RISCV::PseudoCCADDI; break ;
1703- case RISCV::SLLI: return RISCV::PseudoCCSLLI; break ;
1704- case RISCV::SRLI: return RISCV::PseudoCCSRLI; break ;
1705- case RISCV::SRAI: return RISCV::PseudoCCSRAI; break ;
1706- case RISCV::ANDI: return RISCV::PseudoCCANDI; break ;
1707- case RISCV::ORI: return RISCV::PseudoCCORI; break ;
1708- case RISCV::XORI: return RISCV::PseudoCCXORI; break ;
1709-
1710- case RISCV::ADDW: return RISCV::PseudoCCADDW; break ;
1711- case RISCV::SUBW: return RISCV::PseudoCCSUBW; break ;
1712- case RISCV::SLLW: return RISCV::PseudoCCSLLW; break ;
1713- case RISCV::SRLW: return RISCV::PseudoCCSRLW; break ;
1714- case RISCV::SRAW: return RISCV::PseudoCCSRAW; break ;
1715-
1716- case RISCV::ADDIW: return RISCV::PseudoCCADDIW; break ;
1717- case RISCV::SLLIW: return RISCV::PseudoCCSLLIW; break ;
1718- case RISCV::SRLIW: return RISCV::PseudoCCSRLIW; break ;
1719- case RISCV::SRAIW: return RISCV::PseudoCCSRAIW; break ;
1720-
1721- case RISCV::ANDN: return RISCV::PseudoCCANDN; break ;
1722- case RISCV::ORN: return RISCV::PseudoCCORN; break ;
1723- case RISCV::XNOR: return RISCV::PseudoCCXNOR; break ;
1724-
1725- case RISCV::NDS_BFOS: return RISCV::PseudoCCNDS_BFOS; break ;
1726- case RISCV::NDS_BFOZ: return RISCV::PseudoCCNDS_BFOZ; break ;
1694+ case RISCV::ADD: return RISCV::PseudoCCADD;
1695+ case RISCV::SUB: return RISCV::PseudoCCSUB;
1696+ case RISCV::SLL: return RISCV::PseudoCCSLL;
1697+ case RISCV::SRL: return RISCV::PseudoCCSRL;
1698+ case RISCV::SRA: return RISCV::PseudoCCSRA;
1699+ case RISCV::AND: return RISCV::PseudoCCAND;
1700+ case RISCV::OR: return RISCV::PseudoCCOR;
1701+ case RISCV::XOR: return RISCV::PseudoCCXOR;
1702+
1703+ case RISCV::ADDI: return RISCV::PseudoCCADDI;
1704+ case RISCV::SLLI: return RISCV::PseudoCCSLLI;
1705+ case RISCV::SRLI: return RISCV::PseudoCCSRLI;
1706+ case RISCV::SRAI: return RISCV::PseudoCCSRAI;
1707+ case RISCV::ANDI: return RISCV::PseudoCCANDI;
1708+ case RISCV::ORI: return RISCV::PseudoCCORI;
1709+ case RISCV::XORI: return RISCV::PseudoCCXORI;
1710+
1711+ case RISCV::ADDW: return RISCV::PseudoCCADDW;
1712+ case RISCV::SUBW: return RISCV::PseudoCCSUBW;
1713+ case RISCV::SLLW: return RISCV::PseudoCCSLLW;
1714+ case RISCV::SRLW: return RISCV::PseudoCCSRLW;
1715+ case RISCV::SRAW: return RISCV::PseudoCCSRAW;
1716+
1717+ case RISCV::ADDIW: return RISCV::PseudoCCADDIW;
1718+ case RISCV::SLLIW: return RISCV::PseudoCCSLLIW;
1719+ case RISCV::SRLIW: return RISCV::PseudoCCSRLIW;
1720+ case RISCV::SRAIW: return RISCV::PseudoCCSRAIW;
1721+
1722+ case RISCV::ANDN: return RISCV::PseudoCCANDN;
1723+ case RISCV::ORN: return RISCV::PseudoCCORN;
1724+ case RISCV::XNOR: return RISCV::PseudoCCXNOR;
1725+
1726+ case RISCV::NDS_BFOS: return RISCV::PseudoCCNDS_BFOS;
1727+ case RISCV::NDS_BFOZ: return RISCV::PseudoCCNDS_BFOZ;
17271728 }
1729+ // clang-format on
17281730
17291731 return RISCV::INSTRUCTION_LIST_END;
17301732}
0 commit comments