@@ -544,45 +544,53 @@ static int kvm_riscv_vcpu_set_reg_isa_ext(struct kvm_vcpu *vcpu,
544
544
static int kvm_riscv_vcpu_set_reg (struct kvm_vcpu * vcpu ,
545
545
const struct kvm_one_reg * reg )
546
546
{
547
- if ((reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CONFIG )
547
+ switch (reg -> id & KVM_REG_RISCV_TYPE_MASK ) {
548
+ case KVM_REG_RISCV_CONFIG :
548
549
return kvm_riscv_vcpu_set_reg_config (vcpu , reg );
549
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CORE )
550
+ case KVM_REG_RISCV_CORE :
550
551
return kvm_riscv_vcpu_set_reg_core (vcpu , reg );
551
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CSR )
552
+ case KVM_REG_RISCV_CSR :
552
553
return kvm_riscv_vcpu_set_reg_csr (vcpu , reg );
553
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_TIMER )
554
+ case KVM_REG_RISCV_TIMER :
554
555
return kvm_riscv_vcpu_set_reg_timer (vcpu , reg );
555
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_FP_F )
556
+ case KVM_REG_RISCV_FP_F :
556
557
return kvm_riscv_vcpu_set_reg_fp (vcpu , reg ,
557
558
KVM_REG_RISCV_FP_F );
558
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_FP_D )
559
+ case KVM_REG_RISCV_FP_D :
559
560
return kvm_riscv_vcpu_set_reg_fp (vcpu , reg ,
560
561
KVM_REG_RISCV_FP_D );
561
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_ISA_EXT )
562
+ case KVM_REG_RISCV_ISA_EXT :
562
563
return kvm_riscv_vcpu_set_reg_isa_ext (vcpu , reg );
564
+ default :
565
+ break ;
566
+ }
563
567
564
568
return - EINVAL ;
565
569
}
566
570
567
571
static int kvm_riscv_vcpu_get_reg (struct kvm_vcpu * vcpu ,
568
572
const struct kvm_one_reg * reg )
569
573
{
570
- if ((reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CONFIG )
574
+ switch (reg -> id & KVM_REG_RISCV_TYPE_MASK ) {
575
+ case KVM_REG_RISCV_CONFIG :
571
576
return kvm_riscv_vcpu_get_reg_config (vcpu , reg );
572
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CORE )
577
+ case KVM_REG_RISCV_CORE :
573
578
return kvm_riscv_vcpu_get_reg_core (vcpu , reg );
574
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_CSR )
579
+ case KVM_REG_RISCV_CSR :
575
580
return kvm_riscv_vcpu_get_reg_csr (vcpu , reg );
576
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_TIMER )
581
+ case KVM_REG_RISCV_TIMER :
577
582
return kvm_riscv_vcpu_get_reg_timer (vcpu , reg );
578
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_FP_F )
583
+ case KVM_REG_RISCV_FP_F :
579
584
return kvm_riscv_vcpu_get_reg_fp (vcpu , reg ,
580
585
KVM_REG_RISCV_FP_F );
581
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_FP_D )
586
+ case KVM_REG_RISCV_FP_D :
582
587
return kvm_riscv_vcpu_get_reg_fp (vcpu , reg ,
583
588
KVM_REG_RISCV_FP_D );
584
- else if (( reg -> id & KVM_REG_RISCV_TYPE_MASK ) == KVM_REG_RISCV_ISA_EXT )
589
+ case KVM_REG_RISCV_ISA_EXT :
585
590
return kvm_riscv_vcpu_get_reg_isa_ext (vcpu , reg );
591
+ default :
592
+ break ;
593
+ }
586
594
587
595
return - EINVAL ;
588
596
}
0 commit comments