@@ -253,7 +253,7 @@ _mm_mask_dpwsud_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
253253}
254254
255255static __inline__ __m128i __DEFAULT_FN_ATTRS128
256- _mm_maskz_dpwsud_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
256+ _mm_maskz_dpwsud_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
257257 return (__m128i )__builtin_ia32_selectd_128 (
258258 (__mmask8 )__U , (__v4si )_mm_dpwsud_epi32 (__A , __B , __C ),
259259 (__v4si )_mm_setzero_si128 ());
@@ -266,7 +266,7 @@ _mm256_mask_dpwsud_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
266266}
267267
268268static __inline__ __m256i __DEFAULT_FN_ATTRS256
269- _mm256_maskz_dpwsud_epi32 (__m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
269+ _mm256_maskz_dpwsud_epi32 (__mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
270270 return (__m256i )__builtin_ia32_selectd_256 (
271271 (__mmask8 )__U , (__v8si )_mm256_dpwsud_epi32 (__A , __B , __C ),
272272 (__v8si )_mm256_setzero_si256 ());
@@ -279,7 +279,7 @@ _mm_mask_dpwsuds_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
279279}
280280
281281static __inline__ __m128i __DEFAULT_FN_ATTRS128
282- _mm_maskz_dpwsuds_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
282+ _mm_maskz_dpwsuds_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
283283 return (__m128i )__builtin_ia32_selectd_128 (
284284 (__mmask8 )__U , (__v4si )_mm_dpwsuds_epi32 (__A , __B , __C ),
285285 (__v4si )_mm_setzero_si128 ());
@@ -292,7 +292,7 @@ _mm256_mask_dpwsuds_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
292292}
293293
294294static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_dpwsuds_epi32 (
295- __m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
295+ __mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
296296 return (__m256i )__builtin_ia32_selectd_256 (
297297 (__mmask8 )__U , (__v8si )_mm256_dpwsuds_epi32 (__A , __B , __C ),
298298 (__v8si )_mm256_setzero_si256 ());
@@ -305,7 +305,7 @@ _mm_mask_dpwusd_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
305305}
306306
307307static __inline__ __m128i __DEFAULT_FN_ATTRS128
308- _mm_maskz_dpwusd_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
308+ _mm_maskz_dpwusd_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
309309 return (__m128i )__builtin_ia32_selectd_128 (
310310 (__mmask8 )__U , (__v4si )_mm_dpwusd_epi32 (__A , __B , __C ),
311311 (__v4si )_mm_setzero_si128 ());
@@ -318,7 +318,7 @@ _mm256_mask_dpwusd_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
318318}
319319
320320static __inline__ __m256i __DEFAULT_FN_ATTRS256
321- _mm256_maskz_dpwusd_epi32 (__m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
321+ _mm256_maskz_dpwusd_epi32 (__mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
322322 return (__m256i )__builtin_ia32_selectd_256 (
323323 (__mmask8 )__U , (__v8si )_mm256_dpwusd_epi32 (__A , __B , __C ),
324324 (__v8si )_mm256_setzero_si256 ());
@@ -331,7 +331,7 @@ _mm_mask_dpwusds_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
331331}
332332
333333static __inline__ __m128i __DEFAULT_FN_ATTRS128
334- _mm_maskz_dpwusds_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
334+ _mm_maskz_dpwusds_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
335335 return (__m128i )__builtin_ia32_selectd_128 (
336336 (__mmask8 )__U , (__v4si )_mm_dpwusds_epi32 (__A , __B , __C ),
337337 (__v4si )_mm_setzero_si128 ());
@@ -344,7 +344,7 @@ _mm256_mask_dpwusds_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
344344}
345345
346346static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_dpwusds_epi32 (
347- __m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
347+ __mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
348348 return (__m256i )__builtin_ia32_selectd_256 (
349349 (__mmask8 )__U , (__v8si )_mm256_dpwusds_epi32 (__A , __B , __C ),
350350 (__v8si )_mm256_setzero_si256 ());
@@ -357,7 +357,7 @@ _mm_mask_dpwuud_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
357357}
358358
359359static __inline__ __m128i __DEFAULT_FN_ATTRS128
360- _mm_maskz_dpwuud_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
360+ _mm_maskz_dpwuud_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
361361 return (__m128i )__builtin_ia32_selectd_128 (
362362 (__mmask8 )__U , (__v4si )_mm_dpwuud_epi32 (__A , __B , __C ),
363363 (__v4si )_mm_setzero_si128 ());
@@ -370,7 +370,7 @@ _mm256_mask_dpwuud_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
370370}
371371
372372static __inline__ __m256i __DEFAULT_FN_ATTRS256
373- _mm256_maskz_dpwuud_epi32 (__m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
373+ _mm256_maskz_dpwuud_epi32 (__mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
374374 return (__m256i )__builtin_ia32_selectd_256 (
375375 (__mmask8 )__U , (__v8si )_mm256_dpwuud_epi32 (__A , __B , __C ),
376376 (__v8si )_mm256_setzero_si256 ());
@@ -383,7 +383,7 @@ _mm_mask_dpwuuds_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) {
383383}
384384
385385static __inline__ __m128i __DEFAULT_FN_ATTRS128
386- _mm_maskz_dpwuuds_epi32 (__m128i __A , __mmask8 __U , __m128i __B , __m128i __C ) {
386+ _mm_maskz_dpwuuds_epi32 (__mmask8 __U , __m128i __A , __m128i __B , __m128i __C ) {
387387 return (__m128i )__builtin_ia32_selectd_128 (
388388 (__mmask8 )__U , (__v4si )_mm_dpwuuds_epi32 (__A , __B , __C ),
389389 (__v4si )_mm_setzero_si128 ());
@@ -396,7 +396,7 @@ _mm256_mask_dpwuuds_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) {
396396}
397397
398398static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_dpwuuds_epi32 (
399- __m256i __A , __mmask8 __U , __m256i __B , __m256i __C ) {
399+ __mmask8 __U , __m256i __A , __m256i __B , __m256i __C ) {
400400 return (__m256i )__builtin_ia32_selectd_256 (
401401 (__mmask8 )__U , (__v8si )_mm256_dpwuuds_epi32 (__A , __B , __C ),
402402 (__v8si )_mm256_setzero_si256 ());
0 commit comments