esp32: Add IO_MUX_GPIOxx register names to match iomux names used in TRM

The TRM describes IOMUX registers are IO_MUX_x_REG for x in GPIO0-39.

Until now ESP-IDF describes them as PERIPHS_IO_MUX_(pinname)_U

This commit adds additional IOMUX register names which match the ones used in the TRM.

Author: projectgus

components/driver/gpio.c

@@ -30,46 +30,46 @@ static const char* GPIO_TAG = "gpio";
     }
 
 const uint32_t GPIO_PIN_MUX_REG[GPIO_PIN_COUNT] = {
-    GPIO_PIN_REG_0,
-    GPIO_PIN_REG_1,
-    GPIO_PIN_REG_2,
-    GPIO_PIN_REG_3,
-    GPIO_PIN_REG_4,
-    GPIO_PIN_REG_5,
-    GPIO_PIN_REG_6,
-    GPIO_PIN_REG_7,
-    GPIO_PIN_REG_8,
-    GPIO_PIN_REG_9,
-    GPIO_PIN_REG_10,
-    GPIO_PIN_REG_11,
-    GPIO_PIN_REG_12,
-    GPIO_PIN_REG_13,
-    GPIO_PIN_REG_14,
-    GPIO_PIN_REG_15,
-    GPIO_PIN_REG_16,
-    GPIO_PIN_REG_17,
-    GPIO_PIN_REG_18,
-    GPIO_PIN_REG_19,
+    IO_MUX_GPIO0_REG,
+    IO_MUX_GPIO1_REG,
+    IO_MUX_GPIO2_REG,
+    IO_MUX_GPIO3_REG,
+    IO_MUX_GPIO4_REG,
+    IO_MUX_GPIO5_REG,
+    IO_MUX_GPIO6_REG,
+    IO_MUX_GPIO7_REG,
+    IO_MUX_GPIO8_REG,
+    IO_MUX_GPIO9_REG,
+    IO_MUX_GPIO10_REG,
+    IO_MUX_GPIO11_REG,
+    IO_MUX_GPIO12_REG,
+    IO_MUX_GPIO13_REG,
+    IO_MUX_GPIO14_REG,
+    IO_MUX_GPIO15_REG,
+    IO_MUX_GPIO16_REG,
+    IO_MUX_GPIO17_REG,
+    IO_MUX_GPIO18_REG,
+    IO_MUX_GPIO19_REG,
     0,
-    GPIO_PIN_REG_21,
-    GPIO_PIN_REG_22,
-    GPIO_PIN_REG_23,
+    IO_MUX_GPIO21_REG,
+    IO_MUX_GPIO22_REG,
+    IO_MUX_GPIO23_REG,
     0,
-    GPIO_PIN_REG_25,
-    GPIO_PIN_REG_26,
-    GPIO_PIN_REG_27,
+    IO_MUX_GPIO25_REG,
+    IO_MUX_GPIO26_REG,
+    IO_MUX_GPIO27_REG,
     0,
     0,
     0,
     0,
-    GPIO_PIN_REG_32,
-    GPIO_PIN_REG_33,
-    GPIO_PIN_REG_34,
-    GPIO_PIN_REG_35,
-    GPIO_PIN_REG_36,
-    GPIO_PIN_REG_37,
-    GPIO_PIN_REG_38,
-    GPIO_PIN_REG_39
+    IO_MUX_GPIO32_REG,
+    IO_MUX_GPIO33_REG,
+    IO_MUX_GPIO34_REG,
+    IO_MUX_GPIO35_REG,
+    IO_MUX_GPIO36_REG,
+    IO_MUX_GPIO37_REG,
+    IO_MUX_GPIO38_REG,
+    IO_MUX_GPIO39_REG,
 };
 
 typedef struct {

components/driver/include/driver/gpio.h

@@ -73,41 +73,41 @@ extern "C" {
 #define GPIO_SEL_38             ((uint64_t)(((uint64_t)1)<<38))  /*!< Pin 38 selected */
 #define GPIO_SEL_39             ((uint64_t)(((uint64_t)1)<<39))  /*!< Pin 39 selected */
 
-#define GPIO_PIN_REG_0          PERIPHS_IO_MUX_GPIO0_U
-#define GPIO_PIN_REG_1          PERIPHS_IO_MUX_U0TXD_U
-#define GPIO_PIN_REG_2          PERIPHS_IO_MUX_GPIO2_U
-#define GPIO_PIN_REG_3          PERIPHS_IO_MUX_U0RXD_U
-#define GPIO_PIN_REG_4          PERIPHS_IO_MUX_GPIO4_U
-#define GPIO_PIN_REG_5          PERIPHS_IO_MUX_GPIO5_U
-#define GPIO_PIN_REG_6          PERIPHS_IO_MUX_SD_CLK_U
-#define GPIO_PIN_REG_7          PERIPHS_IO_MUX_SD_DATA0_U
-#define GPIO_PIN_REG_8          PERIPHS_IO_MUX_SD_DATA1_U
-#define GPIO_PIN_REG_9          PERIPHS_IO_MUX_SD_DATA2_U
-#define GPIO_PIN_REG_10         PERIPHS_IO_MUX_SD_DATA3_U
-#define GPIO_PIN_REG_11         PERIPHS_IO_MUX_SD_CMD_U
-#define GPIO_PIN_REG_12         PERIPHS_IO_MUX_MTDI_U
-#define GPIO_PIN_REG_13         PERIPHS_IO_MUX_MTCK_U
-#define GPIO_PIN_REG_14         PERIPHS_IO_MUX_MTMS_U
-#define GPIO_PIN_REG_15         PERIPHS_IO_MUX_MTDO_U
-#define GPIO_PIN_REG_16         PERIPHS_IO_MUX_GPIO16_U
-#define GPIO_PIN_REG_17         PERIPHS_IO_MUX_GPIO17_U
-#define GPIO_PIN_REG_18         PERIPHS_IO_MUX_GPIO18_U
-#define GPIO_PIN_REG_19         PERIPHS_IO_MUX_GPIO19_U
-#define GPIO_PIN_REG_20         PERIPHS_IO_MUX_GPIO20_U
-#define GPIO_PIN_REG_21         PERIPHS_IO_MUX_GPIO21_U
-#define GPIO_PIN_REG_22         PERIPHS_IO_MUX_GPIO22_U
-#define GPIO_PIN_REG_23         PERIPHS_IO_MUX_GPIO23_U
-#define GPIO_PIN_REG_25         PERIPHS_IO_MUX_GPIO25_U
-#define GPIO_PIN_REG_26         PERIPHS_IO_MUX_GPIO26_U
-#define GPIO_PIN_REG_27         PERIPHS_IO_MUX_GPIO27_U
-#define GPIO_PIN_REG_32         PERIPHS_IO_MUX_GPIO32_U
-#define GPIO_PIN_REG_33         PERIPHS_IO_MUX_GPIO33_U
-#define GPIO_PIN_REG_34         PERIPHS_IO_MUX_GPIO34_U
-#define GPIO_PIN_REG_35         PERIPHS_IO_MUX_GPIO35_U
-#define GPIO_PIN_REG_36         PERIPHS_IO_MUX_GPIO36_U
-#define GPIO_PIN_REG_37         PERIPHS_IO_MUX_GPIO37_U
-#define GPIO_PIN_REG_38         PERIPHS_IO_MUX_GPIO38_U
-#define GPIO_PIN_REG_39         PERIPHS_IO_MUX_GPIO39_U
+#define GPIO_PIN_REG_0          IO_MUX_GPIO0_REG
+#define GPIO_PIN_REG_1          IO_MUX_GPIO1_REG
+#define GPIO_PIN_REG_2          IO_MUX_GPIO2_REG
+#define GPIO_PIN_REG_3          IO_MUX_GPIO3_REG
+#define GPIO_PIN_REG_4          IO_MUX_GPIO4_REG
+#define GPIO_PIN_REG_5          IO_MUX_GPIO5_REG
+#define GPIO_PIN_REG_6          IO_MUX_GPIO6_REG
+#define GPIO_PIN_REG_7          IO_MUX_GPIO7_REG
+#define GPIO_PIN_REG_8          IO_MUX_GPIO8_REG
+#define GPIO_PIN_REG_9          IO_MUX_GPIO9_REG
+#define GPIO_PIN_REG_10         IO_MUX_GPIO10_REG
+#define GPIO_PIN_REG_11         IO_MUX_GPIO11_REG
+#define GPIO_PIN_REG_12         IO_MUX_GPIO12_REG
+#define GPIO_PIN_REG_13         IO_MUX_GPIO13_REG
+#define GPIO_PIN_REG_14         IO_MUX_GPIO14_REG
+#define GPIO_PIN_REG_15         IO_MUX_GPIO15_REG
+#define GPIO_PIN_REG_16         IO_MUX_GPIO16_REG
+#define GPIO_PIN_REG_17         IO_MUX_GPIO17_REG
+#define GPIO_PIN_REG_18         IO_MUX_GPIO18_REG
+#define GPIO_PIN_REG_19         IO_MUX_GPIO19_REG
+#define GPIO_PIN_REG_20         IO_MUX_GPIO20_REG
+#define GPIO_PIN_REG_21         IO_MUX_GPIO21_REG
+#define GPIO_PIN_REG_22         IO_MUX_GPIO22_REG
+#define GPIO_PIN_REG_23         IO_MUX_GPIO23_REG
+#define GPIO_PIN_REG_25         IO_MUX_GPIO25_REG
+#define GPIO_PIN_REG_26         IO_MUX_GPIO26_REG
+#define GPIO_PIN_REG_27         IO_MUX_GPIO27_REG
+#define GPIO_PIN_REG_32         IO_MUX_GPIO32_REG
+#define GPIO_PIN_REG_33         IO_MUX_GPIO33_REG
+#define GPIO_PIN_REG_34         IO_MUX_GPIO34_REG
+#define GPIO_PIN_REG_35         IO_MUX_GPIO35_REG
+#define GPIO_PIN_REG_36         IO_MUX_GPIO36_REG
+#define GPIO_PIN_REG_37         IO_MUX_GPIO37_REG
+#define GPIO_PIN_REG_38         IO_MUX_GPIO38_REG
+#define GPIO_PIN_REG_39         IO_MUX_GPIO39_REG
 
 #define GPIO_APP_CPU_INTR_ENA      (BIT(0))
 #define GPIO_APP_CPU_NMI_INTR_ENA  (BIT(1))