Increase default cocotb test sizes to medium

All tests in vcs_cocotb take at a minimum 45s.  Grow all the tests to
medium to prevent flakes.

Change-Id: I39c7424867c7f26cc1fa2d677240eb4f1a32b0dd

Author: unrepentantgeek

tests/cocotb/BUILD

@@ -82,12 +82,12 @@ CORE_MINI_AXI_SIM_TESTCASES = [
     ("core_mini_axi_basic_write_read_memory", "large"),
     "core_mini_axi_run_wfi_in_all_slots",
     "core_mini_axi_slow_bready",
-    ("core_mini_axi_write_read_memory_stress_test", "medium"),
+    "core_mini_axi_write_read_memory_stress_test",
     "core_mini_axi_master_write_alignment",
     "core_mini_axi_finish_txn_before_halt_test",
-    ("core_mini_axi_riscv_tests", "medium"),
+    "core_mini_axi_riscv_tests",
     "core_mini_axi_riscv_dv",
-    ("core_mini_axi_csr_test", "medium"),
+    "core_mini_axi_csr_test",
     "core_mini_axi_exceptions_test",
     "core_mini_axi_coralnpu_isa_test",
     ("core_mini_axi_rand_instr_test", "large"),
@@ -103,13 +103,13 @@ RVV_CORE_MINI_AXI_SIM_TESTCASES = [
     ("core_mini_axi_basic_write_read_memory", "enormous"),
     "core_mini_axi_run_wfi_in_all_slots",
     "core_mini_axi_slow_bready",
-    ("core_mini_axi_write_read_memory_stress_test", "medium"),
+    "core_mini_axi_write_read_memory_stress_test",
     "core_mini_axi_master_write_alignment",
     "core_mini_axi_finish_txn_before_halt_test",
-    ("core_mini_axi_riscv_tests", "medium"),
-    ("core_mini_axi_riscv_dv", "medium"),
+    "core_mini_axi_riscv_tests",
+    "core_mini_axi_riscv_dv",
     ("core_mini_axi_csr_test", "large"),
-    ("core_mini_axi_exceptions_test", "medium"),
+    "core_mini_axi_exceptions_test",
     "rvv_exceptions_test",
     "core_mini_axi_coralnpu_isa_test",
     ("core_mini_axi_rand_instr_test", "large"),
@@ -141,7 +141,7 @@ template_rule(
             "tests_kwargs": dict(
                 CORE_MINI_AXI_SIM_COMMON_TEST_KWARGS,
                 hdl_toplevel = "CoreMiniAxi",
-                default_testcase_size = "small",
+                default_testcase_size = "medium",
                 size = "enormous",
             ),
             "vcs_verilog_sources": ["//hdl/chisel/src/coralnpu:core_mini_axi_cc_library_verilog"],
@@ -153,7 +153,7 @@ template_rule(
             "tests_kwargs": dict(
                 CORE_MINI_AXI_SIM_COMMON_TEST_KWARGS,
                 hdl_toplevel = "RvvCoreMiniAxi",
-                default_testcase_size = "small",
+                default_testcase_size = "medium",
                 size = "enormous",
             ),
             "vcs_verilog_sources": ["//hdl/chisel/src/coralnpu:rvv_core_mini_axi_cc_library_verilog"],
@@ -177,25 +177,25 @@ template_rule(
 
 # BEGIN_TESTCASES_FOR_core_mini_axi_debug_cocotb
 CORE_MINI_AXI_DEBUG_TESTCASES = [
-    ("core_mini_axi_debug_gdbserver", "medium"),
+    "core_mini_axi_debug_gdbserver",
     "core_mini_axi_debug_dmactive",
     "core_mini_axi_debug_probe_impl",
     "core_mini_axi_debug_ndmreset",
     "core_mini_axi_debug_halt_resume",
     "core_mini_axi_debug_hartsel",
     "core_mini_axi_debug_abstract_access_registers",
     "core_mini_axi_debug_abstract_access_nonexistent_register",
-    ("core_mini_axi_debug_single_step", "medium"),
+    "core_mini_axi_debug_single_step",
     "core_mini_axi_debug_breakpoint",
     "core_mini_axi_debug_scalar_registers",
 ]
 # END_TESTCASES_FOR_core_mini_axi_debug_cocotb
 
 # BEGIN_TESTCASES_FOR_rvv_assembly_cocotb_test
 RVV_ASSEMBLY_TESTCASES = [
-    ("core_mini_rvv_load", "small"),
-    ("core_mini_rvv_add", "small"),
-    ("core_mini_vstart_store", "small"),
+    "core_mini_rvv_load",
+    "core_mini_rvv_add",
+    "core_mini_vstart_store",
     "core_mini_vcsr_test",
     "core_mini_viota_test",
     "core_mini_vfirst_test",
@@ -205,8 +205,8 @@ RVV_ASSEMBLY_TESTCASES = [
     "core_mini_vmsbf_test",
     "core_mini_vmsof_test",
     "core_mini_vmsif_test",
-    ("core_mini_vill_test", "medium"),
-    ("core_mini_vl_test", "medium"),
+    "core_mini_vill_test",
+    "core_mini_vl_test",
     "vsetvl_test",
     "vslideup_test",
     "vslidedown_test",
@@ -217,7 +217,7 @@ RVV_ASSEMBLY_TESTCASES = [
 
 # BEGIN_TESTCASES_FOR_rvv_load_store_test
 RVV_LOAD_STORE_TESTCASES = [
-    ("load_store_bits", "medium"),
+    "load_store_bits",
     "load_store_whole_register_test",
     "load_unit_masked",
     "load_unit_all_vtypes_test",
@@ -229,33 +229,33 @@ RVV_LOAD_STORE_TESTCASES = [
     "load8_index32",
     ("load8_index32_seg", "large"),
     "load8_seg_unit",
-    ("load8_stride2_m1", "small"),
-    ("load8_stride2_m1_partial", "small"),
-    ("load8_stride2_mf4", "small"),
+    "load8_stride2_m1",
+    "load8_stride2_m1_partial",
+    "load8_stride2_mf4",
     "load16_index8",
     "load16_index8_seg",
     "load16_index16_seg",
     "load16_index32_seg",
     "load16_seg_unit",
-    ("load16_stride4_m1", "small"),
-    ("load16_stride4_m1_partial", "small"),
-    ("load16_stride4_mf2", "small"),
+    "load16_stride4_m1",
+    "load16_stride4_m1_partial",
+    "load16_stride4_mf2",
     "load32_index8",
     "load32_index8_seg",
     "load32_index16_seg",
     "load32_index32_seg",
     "load32_seg_unit",
-    ("load32_stride8_m1", "small"),
-    ("load32_stride8_m1_partial", "small"),
-    ("load_store8_unit_m2", "small"),
-    ("load_store16_unit_m2", "small"),
-    ("load_store32_unit_m2", "small"),
-    ("load8_segment2_stride6_m1", "small"),
-    ("load16_segment2_stride6_m1", "small"),
+    "load32_stride8_m1",
+    "load32_stride8_m1_partial",
+    "load_store8_unit_m2",
+    "load_store16_unit_m2",
+    "load_store32_unit_m2",
+    "load8_segment2_stride6_m1",
+    "load16_segment2_stride6_m1",
     "store_unit_masked",
     "store_unit_all_vtypes_test",
     ("store_strided_all_vtypes_test", "large"),
-    ("store8_index8", "medium"),
+    "store8_index8",
     "store8_index8_seg",
     "store8_index16",
     "store8_index32",
@@ -268,7 +268,7 @@ RVV_LOAD_STORE_TESTCASES = [
     "store8_seg_unit",
     "store16_seg_unit",
     "store32_seg_unit",
-    ("load_store8_test", "small"),
+    "load_store8_test",
 ]
 # END_TESTCASES_FOR_rvv_load_store_test
 
@@ -312,8 +312,8 @@ CORE_MINI_AXI_DEBUG_COMMON_TEST_KWARGS = {
     "seed": "42",
     "test_module": ["core_mini_axi_debug.py"],
     "data": COCOTB_DEBUG_TEST_BINARY_TARGETS,
-    "default_testcase_size": "small",
-    "size": "small",
+    "default_testcase_size": "medium",
+    "size": "medium",
 }
 
 template_rule(