@@ -39,17 +39,10 @@ define i32 @i32_nopoison(i32 %x) nounwind {
3939;
4040; SPARC-VIS3-LABEL: i32_nopoison:
4141; SPARC-VIS3: ! %bb.0:
42- ; SPARC-VIS3-NEXT: cmp %o0, 0
43- ; SPARC-VIS3-NEXT: be .LBB0_2
44- ; SPARC-VIS3-NEXT: nop
45- ; SPARC-VIS3-NEXT: ! %bb.1: ! %cond.false
4642; SPARC-VIS3-NEXT: srl %o0, 0, %o0
4743; SPARC-VIS3-NEXT: lzcnt %o0, %o0
4844; SPARC-VIS3-NEXT: retl
4945; SPARC-VIS3-NEXT: add %o0, -32, %o0
50- ; SPARC-VIS3-NEXT: .LBB0_2:
51- ; SPARC-VIS3-NEXT: retl
52- ; SPARC-VIS3-NEXT: mov 32, %o0
5346;
5447; SPARC64-LABEL: i32_nopoison:
5548; SPARC64: ! %bb.0:
@@ -92,17 +85,10 @@ define i32 @i32_nopoison(i32 %x) nounwind {
9285;
9386; SPARC64-VIS3-LABEL: i32_nopoison:
9487; SPARC64-VIS3: ! %bb.0:
95- ; SPARC64-VIS3-NEXT: cmp %o0, 0
96- ; SPARC64-VIS3-NEXT: be %icc, .LBB0_2
97- ; SPARC64-VIS3-NEXT: nop
98- ; SPARC64-VIS3-NEXT: ! %bb.1: ! %cond.false
9988; SPARC64-VIS3-NEXT: srl %o0, 0, %o0
10089; SPARC64-VIS3-NEXT: lzcnt %o0, %o0
10190; SPARC64-VIS3-NEXT: retl
10291; SPARC64-VIS3-NEXT: add %o0, -32, %o0
103- ; SPARC64-VIS3-NEXT: .LBB0_2:
104- ; SPARC64-VIS3-NEXT: retl
105- ; SPARC64-VIS3-NEXT: mov 32, %o0
10692 %ret = call i32 @llvm.ctlz.i32 (i32 %x , i1 false )
10793 ret i32 %ret
10894}
@@ -320,14 +306,8 @@ define i64 @i64_nopoison(i64 %x) nounwind {
320306;
321307; SPARC64-VIS3-LABEL: i64_nopoison:
322308; SPARC64-VIS3: ! %bb.0:
323- ; SPARC64-VIS3-NEXT: brz %o0, .LBB2_2
324- ; SPARC64-VIS3-NEXT: nop
325- ; SPARC64-VIS3-NEXT: ! %bb.1: ! %cond.false
326309; SPARC64-VIS3-NEXT: retl
327310; SPARC64-VIS3-NEXT: lzcnt %o0, %o0
328- ; SPARC64-VIS3-NEXT: .LBB2_2:
329- ; SPARC64-VIS3-NEXT: retl
330- ; SPARC64-VIS3-NEXT: mov 64, %o0
331311 %ret = call i64 @llvm.ctlz.i64 (i64 %x , i1 false )
332312 ret i64 %ret
333313}
0 commit comments