@@ -6153,7 +6153,7 @@ bool SIInstrInfo::isLegalRegOperand(const MachineInstr &MI, unsigned OpIdx,
61536153 // information.
61546154 if (AMDGPU::isPackedFP32Inst (MI.getOpcode ()) && AMDGPU::isGFX12Plus (ST) &&
61556155 MO.isReg () && RI.isSGPRReg (MRI, MO.getReg ())) {
6156- constexpr const AMDGPU::OpName OpNames[] = {
6156+ constexpr AMDGPU::OpName OpNames[] = {
61576157 AMDGPU::OpName::src0, AMDGPU::OpName::src1, AMDGPU::OpName::src2};
61586158
61596159 for (auto [I, OpName] : enumerate(OpNames)) {
@@ -6215,8 +6215,8 @@ bool SIInstrInfo::isLegalVSrcOperand(const MachineRegisterInfo &MRI,
62156215bool SIInstrInfo::isLegalGFX12PlusPackedMathFP32Operand (
62166216 const MachineRegisterInfo &MRI, const MachineInstr &MI, unsigned SrcN,
62176217 const MachineOperand *MO) const {
6218- constexpr const unsigned NumOps = 3 ;
6219- constexpr const AMDGPU::OpName OpNames[NumOps * 2 ] = {
6218+ constexpr unsigned NumOps = 3 ;
6219+ constexpr AMDGPU::OpName OpNames[NumOps * 2 ] = {
62206220 AMDGPU::OpName::src0, AMDGPU::OpName::src1,
62216221 AMDGPU::OpName::src2, AMDGPU::OpName::src0_modifiers,
62226222 AMDGPU::OpName::src1_modifiers, AMDGPU::OpName::src2_modifiers};
0 commit comments