Skip to content

Commit bb2c2e3

Browse files
donneyprdonneypr
committed
mask and maskz (add) in CONSTEXPR #152490 
1 parent 1df56c5 commit bb2c2e3

File tree

2 files changed

+20
-28
lines changed

2 files changed

+20
-28
lines changed

‎clang/lib/Headers/avx512vlbwintrin.h‎

Lines changed: 4 additions & 4 deletions
Original file line numberDiff line numberDiff line change
@@ -312,28 +312,28 @@
312312
#define _mm256_mask_cmpneq_epu16_mask(k, A, B) \
313313
_mm256_mask_cmp_epu16_mask((k), (A), (B), _MM_CMPINT_NE)
314314

315-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
315+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
316316
_mm256_mask_add_epi8(__m256i __W, __mmask32 __U, __m256i __A, __m256i __B){
317317
return (__m256i)__builtin_ia32_selectb_256((__mmask32)__U,
318318
(__v32qi)_mm256_add_epi8(__A, __B),
319319
(__v32qi)__W);
320320
}
321321

322-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
322+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
323323
_mm256_maskz_add_epi8(__mmask32 __U, __m256i __A, __m256i __B) {
324324
return (__m256i)__builtin_ia32_selectb_256((__mmask32)__U,
325325
(__v32qi)_mm256_add_epi8(__A, __B),
326326
(__v32qi)_mm256_setzero_si256());
327327
}
328328

329-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
329+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
330330
_mm256_mask_add_epi16(__m256i __W, __mmask16 __U, __m256i __A, __m256i __B) {
331331
return (__m256i)__builtin_ia32_selectw_256((__mmask16)__U,
332332
(__v16hi)_mm256_add_epi16(__A, __B),
333333
(__v16hi)__W);
334334
}
335335

336-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
336+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
337337
_mm256_maskz_add_epi16(__mmask16 __U, __m256i __A, __m256i __B) {
338338
return (__m256i)__builtin_ia32_selectw_256((__mmask16)__U,
339339
(__v16hi)_mm256_add_epi16(__A, __B),

‎clang/lib/Headers/avx512vlintrin.h‎

Lines changed: 16 additions & 24 deletions
Original file line numberDiff line numberDiff line change
@@ -235,31 +235,31 @@ typedef char __v2qi __attribute__((__vector_size__(2)));
235235
#define _mm256_mask_cmpneq_epu64_mask(k, A, B) \
236236
_mm256_mask_cmp_epu64_mask((k), (A), (B), _MM_CMPINT_NE)
237237

238-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
238+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
239239
_mm256_mask_add_epi32(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B)
240240
{
241241
return (__m256i)__builtin_ia32_selectd_256((__mmask8)__U,
242242
(__v8si)_mm256_add_epi32(__A, __B),
243243
(__v8si)__W);
244244
}
245245

246-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
246+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
247247
_mm256_maskz_add_epi32(__mmask8 __U, __m256i __A, __m256i __B)
248248
{
249249
return (__m256i)__builtin_ia32_selectd_256((__mmask8)__U,
250250
(__v8si)_mm256_add_epi32(__A, __B),
251251
(__v8si)_mm256_setzero_si256());
252252
}
253253

254-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
254+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
255255
_mm256_mask_add_epi64(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B)
256256
{
257257
return (__m256i)__builtin_ia32_selectq_256((__mmask8)__U,
258258
(__v4di)_mm256_add_epi64(__A, __B),
259259
(__v4di)__W);
260260
}
261261

262-
static __inline__ __m256i __DEFAULT_FN_ATTRS256
262+
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
263263
_mm256_maskz_add_epi64(__mmask8 __U, __m256i __A, __m256i __B)
264264
{
265265
return (__m256i)__builtin_ia32_selectq_256((__mmask8)__U,
@@ -268,62 +268,58 @@ _mm256_maskz_add_epi64(__mmask8 __U, __m256i __A, __m256i __B)
268268
}
269269

270270
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
271-
_mm256_mask_sub_epi32(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B)
272-
{
271+
_mm256_mask_sub_epi32(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B) {
273272
return (__m256i)__builtin_ia32_selectd_256((__mmask8)__U,
274273
(__v8si)_mm256_sub_epi32(__A, __B),
275274
(__v8si)__W);
276275
}
277276

278277
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
279-
_mm256_maskz_sub_epi32(__mmask8 __U, __m256i __A, __m256i __B)
280-
{
278+
_mm256_maskz_sub_epi32(__mmask8 __U, __m256i __A, __m256i __B) {
281279
return (__m256i)__builtin_ia32_selectd_256((__mmask8)__U,
282280
(__v8si)_mm256_sub_epi32(__A, __B),
283281
(__v8si)_mm256_setzero_si256());
284282
}
285283

286284
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
287-
_mm256_mask_sub_epi64(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B)
288-
{
285+
_mm256_mask_sub_epi64(__m256i __W, __mmask8 __U, __m256i __A, __m256i __B) {
289286
return (__m256i)__builtin_ia32_selectq_256((__mmask8)__U,
290287
(__v4di)_mm256_sub_epi64(__A, __B),
291288
(__v4di)__W);
292289
}
293290

294291
static __inline__ __m256i __DEFAULT_FN_ATTRS256_CONSTEXPR
295-
_mm256_maskz_sub_epi64(__mmask8 __U, __m256i __A, __m256i __B)
296-
{
292+
_mm256_maskz_sub_epi64(__mmask8 __U, __m256i __A, __m256i __B) {
297293
return (__m256i)__builtin_ia32_selectq_256((__mmask8)__U,
298294
(__v4di)_mm256_sub_epi64(__A, __B),
299295
(__v4di)_mm256_setzero_si256());
300296
}
301297

302-
static __inline__ __m128i __DEFAULT_FN_ATTRS128
298+
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
303299
_mm_mask_add_epi32(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B)
304300
{
305301
return (__m128i)__builtin_ia32_selectd_128((__mmask8)__U,
306302
(__v4si)_mm_add_epi32(__A, __B),
307303
(__v4si)__W);
308304
}
309305

310-
static __inline__ __m128i __DEFAULT_FN_ATTRS128
306+
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
311307
_mm_maskz_add_epi32(__mmask8 __U, __m128i __A, __m128i __B)
312308
{
313309
return (__m128i)__builtin_ia32_selectd_128((__mmask8)__U,
314310
(__v4si)_mm_add_epi32(__A, __B),
315311
(__v4si)_mm_setzero_si128());
316312
}
317313

318-
static __inline__ __m128i __DEFAULT_FN_ATTRS128
314+
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
319315
_mm_mask_add_epi64(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B)
320316
{
321317
return (__m128i)__builtin_ia32_selectq_128((__mmask8)__U,
322318
(__v2di)_mm_add_epi64(__A, __B),
323319
(__v2di)__W);
324320
}
325321

326-
static __inline__ __m128i __DEFAULT_FN_ATTRS128
322+
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
327323
_mm_maskz_add_epi64(__mmask8 __U, __m128i __A, __m128i __B)
328324
{
329325
return (__m128i)__builtin_ia32_selectq_128((__mmask8)__U,
@@ -332,32 +328,28 @@ _mm_maskz_add_epi64(__mmask8 __U, __m128i __A, __m128i __B)
332328
}
333329

334330
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
335-
_mm_mask_sub_epi32(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B)
336-
{
331+
_mm_mask_sub_epi32(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B) {
337332
return (__m128i)__builtin_ia32_selectd_128((__mmask8)__U,
338333
(__v4si)_mm_sub_epi32(__A, __B),
339334
(__v4si)__W);
340335
}
341336

342337
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
343-
_mm_maskz_sub_epi32(__mmask8 __U, __m128i __A, __m128i __B)
344-
{
338+
_mm_maskz_sub_epi32(__mmask8 __U, __m128i __A, __m128i __B) {
345339
return (__m128i)__builtin_ia32_selectd_128((__mmask8)__U,
346340
(__v4si)_mm_sub_epi32(__A, __B),
347341
(__v4si)_mm_setzero_si128());
348342
}
349343

350344
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
351-
_mm_mask_sub_epi64(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B)
352-
{
345+
_mm_mask_sub_epi64(__m128i __W, __mmask8 __U, __m128i __A, __m128i __B) {
353346
return (__m128i)__builtin_ia32_selectq_128((__mmask8)__U,
354347
(__v2di)_mm_sub_epi64(__A, __B),
355348
(__v2di)__W);
356349
}
357350

358351
static __inline__ __m128i __DEFAULT_FN_ATTRS128_CONSTEXPR
359-
_mm_maskz_sub_epi64(__mmask8 __U, __m128i __A, __m128i __B)
360-
{
352+
_mm_maskz_sub_epi64(__mmask8 __U, __m128i __A, __m128i __B) {
361353
return (__m128i)__builtin_ia32_selectq_128((__mmask8)__U,
362354
(__v2di)_mm_sub_epi64(__A, __B),
363355
(__v2di)_mm_setzero_si128());

0 commit comments

Comments
 (0)