Merge pull request #7 from jtorreno/main

Support unicorn2

Author: mrexodia

setup.cfg

@@ -28,4 +28,4 @@ install_requires =
     capstone ~=4.0.2
 
 [options.packages.find]
-where = src
+where = src

src/dumpulator/dumpulator.py

@@ -95,7 +95,6 @@ def __init__(self, uc: Uc, x64):
             "rdi": UC_X86_REG_RDI,
             "rdx": UC_X86_REG_RDX,
             "rip": UC_X86_REG_RIP,
-            "riz": UC_X86_REG_RIZ,
             "rsi": UC_X86_REG_RSI,
             "rsp": UC_X86_REG_RSP,
             "si": UC_X86_REG_SI,
@@ -108,17 +107,7 @@ def __init__(self, uc: Uc, x64):
             "cr2": UC_X86_REG_CR2,
             "cr3": UC_X86_REG_CR3,
             "cr4": UC_X86_REG_CR4,
-            "cr5": UC_X86_REG_CR5,
-            "cr6": UC_X86_REG_CR6,
-            "cr7": UC_X86_REG_CR7,
             "cr8": UC_X86_REG_CR8,
-            "cr9": UC_X86_REG_CR9,
-            "cr10": UC_X86_REG_CR10,
-            "cr11": UC_X86_REG_CR11,
-            "cr12": UC_X86_REG_CR12,
-            "cr13": UC_X86_REG_CR13,
-            "cr14": UC_X86_REG_CR14,
-            "cr15": UC_X86_REG_CR15,
             "dr0": UC_X86_REG_DR0,
             "dr1": UC_X86_REG_DR1,
             "dr2": UC_X86_REG_DR2,
@@ -127,14 +116,6 @@ def __init__(self, uc: Uc, x64):
             "dr5": UC_X86_REG_DR5,
             "dr6": UC_X86_REG_DR6,
             "dr7": UC_X86_REG_DR7,
-            "dr8": UC_X86_REG_DR8,
-            "dr9": UC_X86_REG_DR9,
-            "dr10": UC_X86_REG_DR10,
-            "dr11": UC_X86_REG_DR11,
-            "dr12": UC_X86_REG_DR12,
-            "dr13": UC_X86_REG_DR13,
-            "dr14": UC_X86_REG_DR14,
-            "dr15": UC_X86_REG_DR15,
             "fp0": UC_X86_REG_FP0,
             "fp1": UC_X86_REG_FP1,
             "fp2": UC_X86_REG_FP2,
@@ -305,8 +286,35 @@ def __init__(self, uc: Uc, x64):
             "mxcsr": UC_X86_REG_MXCSR,
             "fs_base": UC_X86_REG_FS_BASE,
             "gs_base": UC_X86_REG_GS_BASE,
-            "rflags": UC_X86_REG_EFLAGS,
         }
+        if unicorn.__version__[0] < '2':
+            self._regmap.update({
+                "riz": UC_X86_REG_RIZ,
+                "cr5": UC_X86_REG_CR5,
+                "cr6": UC_X86_REG_CR6,
+                "cr7": UC_X86_REG_CR7,
+                "cr9": UC_X86_REG_CR9,
+                "cr10": UC_X86_REG_CR10,
+                "cr11": UC_X86_REG_CR11,
+                "cr12": UC_X86_REG_CR12,
+                "cr13": UC_X86_REG_CR13,
+                "cr14": UC_X86_REG_CR14,
+                "cr15": UC_X86_REG_CR15,
+                "dr8": UC_X86_REG_DR8,
+                "dr9": UC_X86_REG_DR9,
+                "dr10": UC_X86_REG_DR10,
+                "dr11": UC_X86_REG_DR11,
+                "dr12": UC_X86_REG_DR12,
+                "dr13": UC_X86_REG_DR13,
+                "dr14": UC_X86_REG_DR14,
+                "dr15": UC_X86_REG_DR15,
+                "rflags": UC_X86_REG_EFLAGS,
+            })
+        else:
+            self._regmap.update({
+                "flags": UC_X86_REG_FLAGS,
+                "rflags": UC_X86_REG_RFLAGS
+            })
         if self._x64:
             self._regmap.update({
                 "cax": UC_X86_REG_RAX,