Skip to content

Commit d622701

Browse files
lucien-nxpZhaoxiangJin
lucien-nxp
authored and
ZhaoxiangJin
committed
dts: nxp: nxp_imx: update rt700 partnumber to B0
- Delete original A0 pinctrl - Generate new B0 pinctrl files using 25.09 data, there is no difference found. Signed-off-by: Lucien Zhao <[email protected]>
1 parent 4d3b5f5 commit d622701

File tree

6 files changed

+171
-222
lines changed

6 files changed

+171
-222
lines changed

dts/nxp/nxp_imx/rt/MIMXRT735SGAWAR-pinctrl.h renamed to dts/nxp/nxp_imx/rt/MIMXRT735SGAWBR-pinctrl.h

Lines changed: 26 additions & 31 deletions
Original file line numberDiff line numberDiff line change
@@ -1,13 +1,13 @@
11
/*
22
* NOTE: File generated by gen_soc_headers.py
3-
* from MIMXRT735SGAWAR/signal_configuration.xml
3+
* from MIMXRT735SGAWBR/signal_configuration.xml
44
*
5-
* Copyright 2024, NXP
5+
* Copyright 2025, NXP
66
* SPDX-License-Identifier: Apache-2.0
77
*/
88

9-
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
10-
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_
9+
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_
10+
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWBR_
1111

1212
#define IOPCTL_MUX(index, offset, mux) \
1313
((((index) & 0x7) << 15) | \
@@ -153,13 +153,13 @@
153153
#define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
154154
#define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
155155
#define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
156-
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
157-
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
158-
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
159-
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
160-
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
161-
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
162-
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
156+
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
157+
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
158+
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
159+
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
160+
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
161+
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
162+
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
163163
#define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
164164
#define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
165165
#define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -464,13 +464,13 @@
464464
#define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
465465
#define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
466466
#define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
467-
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
468-
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
469-
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
470-
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
471-
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
472-
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
473-
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
467+
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
468+
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
469+
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
470+
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
471+
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
472+
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
473+
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
474474
#define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
475475
#define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
476476
#define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -570,6 +570,7 @@
570570
#define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
571571
#define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
572572
#define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
573+
#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
573574
#define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
574575
#define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
575576
#define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -855,6 +856,7 @@
855856
#define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
856857
#define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
857858
#define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
859+
#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
858860
#define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
859861
#define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
860862
#define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1223,13 +1225,6 @@
12231225
#define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
12241226
#define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
12251227
#define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
1226-
#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1227-
#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1228-
#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1229-
#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1230-
#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1231-
#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1232-
#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
12331228
#define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
12341229
#define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
12351230
#define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1568,28 +1563,28 @@
15681563
#define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
15691564
#define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
15701565
#define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
1571-
#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
1566+
#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
15721567
#define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
15731568
#define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
15741569
#define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
15751570
#define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
15761571
#define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
15771572
#define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
1578-
#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
1573+
#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
15791574
#define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
15801575
#define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
15811576
#define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
15821577
#define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
15831578
#define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
15841579
#define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
1585-
#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
1580+
#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
15861581
#define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
15871582
#define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
15881583
#define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
15891584
#define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
15901585
#define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
15911586
#define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
1592-
#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
1587+
#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
15931588
#define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
15941589
#define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
15951590
#define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1622,14 +1617,14 @@
16221617
#define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
16231618
#define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
16241619
#define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
1625-
#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
1620+
#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
16261621
#define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
16271622
#define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
16281623
#define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
16291624
#define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
16301625
#define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
16311626
#define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
1632-
#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
1627+
#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
16331628
#define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
16341629
#define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
16351630
#define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */

dts/nxp/nxp_imx/rt/MIMXRT798SGFOA-pinctrl.h renamed to dts/nxp/nxp_imx/rt/MIMXRT735SGFOB-pinctrl.h

Lines changed: 31 additions & 43 deletions
Original file line numberDiff line numberDiff line change
@@ -1,13 +1,13 @@
11
/*
22
* NOTE: File generated by gen_soc_headers.py
3-
* from MIMXRT798SGFOA/signal_configuration.xml
3+
* from MIMXRT735SGFOB/signal_configuration.xml
44
*
5-
* Copyright 2024, NXP
5+
* Copyright 2025, NXP
66
* SPDX-License-Identifier: Apache-2.0
77
*/
88

9-
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
10-
#define _ZEPHYR_DTS_BINDING_MIMXRT798SGFOA_
9+
#ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_
10+
#define _ZEPHYR_DTS_BINDING_MIMXRT735SGFOB_
1111

1212
#define IOPCTL_MUX(index, offset, mux) \
1313
((((index) & 0x7) << 15) | \
@@ -153,13 +153,13 @@
153153
#define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
154154
#define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
155155
#define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
156-
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
157-
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
158-
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
159-
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
160-
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
161-
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
162-
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
156+
#define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
157+
#define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
158+
#define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
159+
#define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
160+
#define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
161+
#define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
162+
#define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
163163
#define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
164164
#define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
165165
#define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
@@ -590,13 +590,13 @@
590590
#define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
591591
#define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
592592
#define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
593-
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
594-
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
595-
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
596-
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
597-
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
598-
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
599-
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
593+
#define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
594+
#define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
595+
#define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
596+
#define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
597+
#define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
598+
#define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
599+
#define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
600600
#define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
601601
#define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
602602
#define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
@@ -798,6 +798,7 @@
798798
#define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
799799
#define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
800800
#define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */
801+
#define PIN_32KHZ_CLKOUT_PIO1_6 IOPCTL_MUX(0, 38, 6) /* PIO1_6 */
801802
#define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
802803
#define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
803804
#define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */
@@ -1051,7 +1052,6 @@
10511052
#define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */
10521053
#define CLKCTL0_MCLK_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
10531054
#define CTIMER4_MATCH1_PIO1_19 IOPCTL_MUX(0, 51, 4) /* PIO1_19 */
1054-
#define FREQME_GPIO_B_CLK_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
10551055
#define FREQME_IN0_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
10561056
#define FREQME_IN1_PIO1_19 IOPCTL_MUX(0, 51, 3) /* PIO1_19 */
10571057
#define GPIO1_GPIO19_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
@@ -1064,13 +1064,6 @@
10641064
#define PINT0_PINT5_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
10651065
#define PINT0_PINT6_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
10661066
#define PINT0_PINT7_PIO1_19 IOPCTL_MUX(0, 51, 0) /* PIO1_19 */
1067-
#define SCT0_IN0_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1068-
#define SCT0_IN1_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1069-
#define SCT0_IN2_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1070-
#define SCT0_IN3_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1071-
#define SCT0_IN4_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1072-
#define SCT0_IN5_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
1073-
#define SCT0_IN6_PIO1_19 IOPCTL_MUX(0, 51, 2) /* PIO1_19 */
10741067
#define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */
10751068
#define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */
10761069
#define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */
@@ -1105,6 +1098,7 @@
11051098
#define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */
11061099
#define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */
11071100
#define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */
1101+
#define EZHV_PIO6_PIO2_6 IOPCTL_MUX(0, 70, 4) /* PIO2_6 */
11081102
#define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */
11091103
#define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */
11101104
#define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */
@@ -1167,6 +1161,7 @@
11671161
#define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */
11681162
#define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */
11691163
#define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */
1164+
#define EZHV_PIO20_PIO3_4 IOPCTL_MUX(0, 100, 4) /* PIO3_4 */
11701165
#define GPIO3_GPIO4_PIO3_4 IOPCTL_MUX(0, 100, 0) /* PIO3_4 */
11711166
#define LPSPI14_PCS3_PIO3_4 IOPCTL_MUX(0, 100, 1) /* PIO3_4 */
11721167
#define LP_FLEXCOMM0_P4_PIO3_4 IOPCTL_MUX(0, 100, 2) /* PIO3_4 */
@@ -1556,13 +1551,6 @@
15561551
#define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
15571552
#define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
15581553
#define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */
1559-
#define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1560-
#define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1561-
#define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1562-
#define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1563-
#define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1564-
#define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
1565-
#define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */
15661554
#define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
15671555
#define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
15681556
#define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */
@@ -1917,28 +1905,28 @@
19171905
#define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */
19181906
#define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
19191907
#define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
1920-
#define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
1908+
#define PDM_DATA0_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */
19211909
#define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
19221910
#define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
19231911
#define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
19241912
#define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */
19251913
#define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
19261914
#define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
1927-
#define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
1915+
#define PDM_DATA1_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */
19281916
#define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
19291917
#define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
19301918
#define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
19311919
#define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */
19321920
#define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
19331921
#define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
1934-
#define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
1922+
#define PDM_DATA2_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */
19351923
#define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
19361924
#define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
19371925
#define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
19381926
#define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */
19391927
#define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
19401928
#define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
1941-
#define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
1929+
#define PDM_DATA3_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */
19421930
#define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
19431931
#define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
19441932
#define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */
@@ -1971,14 +1959,14 @@
19711959
#define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */
19721960
#define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
19731961
#define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
1974-
#define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
1962+
#define PDM_DATA0_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */
19751963
#define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
19761964
#define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
19771965
#define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
19781966
#define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */
19791967
#define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
19801968
#define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
1981-
#define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
1969+
#define PDM_DATA3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */
19821970
#define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
19831971
#define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
19841972
#define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */
@@ -1994,31 +1982,31 @@
19941982
#define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */
19951983
#define ADC0_CH5_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
19961984
#define GPIO10_GPIO14_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
1997-
#define PDM_DATA0_1_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
1985+
#define PDM_DATA0_PIO10_14 IOPCTL_MUX(1, 78, 5) /* PIO10_14 */
19981986
#define PINT1_PINT0_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
19991987
#define PINT1_PINT1_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
20001988
#define PINT1_PINT2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
20011989
#define PINT1_PINT3_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
20021990
#define SDADC_INP2_PIO10_14 IOPCTL_MUX(1, 78, 0) /* PIO10_14 */
20031991
#define ADC0_CH0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20041992
#define GPIO10_GPIO15_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
2005-
#define PDM_DATA2_3_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
1993+
#define PDM_DATA1_PIO10_15 IOPCTL_MUX(1, 79, 5) /* PIO10_15 */
20061994
#define PINT1_PINT0_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20071995
#define PINT1_PINT1_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20081996
#define PINT1_PINT2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20091997
#define PINT1_PINT3_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20101998
#define SDADC_INN2_PIO10_15 IOPCTL_MUX(1, 79, 0) /* PIO10_15 */
20111999
#define ACMP0_IN3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20122000
#define GPIO10_GPIO16_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
2013-
#define PDM_DATA4_5_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
2001+
#define PDM_DATA2_PIO10_16 IOPCTL_MUX(1, 80, 5) /* PIO10_16 */
20142002
#define PINT1_PINT0_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20152003
#define PINT1_PINT1_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20162004
#define PINT1_PINT2_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20172005
#define PINT1_PINT3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20182006
#define SDADC_INP3_PIO10_16 IOPCTL_MUX(1, 80, 0) /* PIO10_16 */
20192007
#define ACMP0_IN4_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
20202008
#define GPIO10_GPIO17_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
2021-
#define PDM_DATA6_7_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
2009+
#define PDM_DATA3_PIO10_17 IOPCTL_MUX(1, 81, 5) /* PIO10_17 */
20222010
#define PINT1_PINT0_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
20232011
#define PINT1_PINT1_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */
20242012
#define PINT1_PINT2_PIO10_17 IOPCTL_MUX(1, 81, 0) /* PIO10_17 */

0 commit comments

Comments
 (0)