Skip to content

Commit 7a3b647

Browse files
TriNguyenduynguyenxa
TriNguyen
authored and
duynguyenxa
committed
hal: renesas: Add BSP config RA4M3
Initial support bsp config for RA4M3 board Signed-off-by: TriNguyen <[email protected]>
1 parent 6f97630 commit 7a3b647

File tree

11 files changed

+22825
-8
lines changed

11 files changed

+22825
-8
lines changed

‎drivers/ra/fsp/src/bsp/cmsis/Device/RENESAS/Include/R7FA4M2AD.h‎

Lines changed: 144 additions & 8 deletions
Original file line numberDiff line numberDiff line change
@@ -3,21 +3,21 @@
33
*
44
* SPDX-License-Identifier: BSD-3-Clause
55
*
6-
* @file ./out/R7FA4M2AD.h
6+
* @file ./out/R7FA4M3AF.h
77
* @brief CMSIS HeaderFile
8-
* @version 1.10.03
8+
* @version 1.30.00
99
*/
1010

1111
/** @addtogroup Renesas Electronics Corporation
1212
* @{
1313
*/
1414

15-
/** @addtogroup R7FA4M2AD
15+
/** @addtogroup R7FA4M3AF
1616
* @{
1717
*/
1818

19-
#ifndef R7FA4M2AD_H
20-
#define R7FA4M2AD_H
19+
#ifndef R7FA4M3AF_H
20+
#define R7FA4M3AF_H
2121

2222
#ifdef __cplusplus
2323
extern "C" {
@@ -49,7 +49,7 @@ extern "C" {
4949
/** @} */ /* End of group Configuration_of_CMSIS */
5050

5151
#include "core_cm33.h" /*!< ARM Cortex-M33 processor and core peripherals */
52-
#include "system.h" /*!< R7FA4M2AD System */
52+
#include "system.h" /*!< R7FA4M3AF System */
5353

5454
#ifndef __IM /*!< Fallback for older CMSIS versions */
5555
#define __IM __I
@@ -14068,6 +14068,109 @@ typedef struct /*!< (@ 0x40000E00) R_TZF Structure
1406814068
};
1406914069
} R_TZF_Type; /*!< Size = 388 (0x184) */
1407014070

14071+
/* =========================================================================================================================== */
14072+
/* ================ R_CACHE ================ */
14073+
/* =========================================================================================================================== */
14074+
14075+
/**
14076+
* @brief R_CACHE (R_CACHE)
14077+
*/
14078+
14079+
typedef struct /*!< (@ 0x40007000) R_CACHE Structure */
14080+
{
14081+
union
14082+
{
14083+
__IOM uint32_t CCACTL; /*!< (@ 0x00000000) C-Cache Control Register */
14084+
14085+
struct
14086+
{
14087+
__IOM uint32_t ENC : 1; /*!< [0..0] C-Cache Enable */
14088+
uint32_t : 31;
14089+
} CCACTL_b;
14090+
};
14091+
14092+
union
14093+
{
14094+
__IOM uint32_t CCAFCT; /*!< (@ 0x00000004) C-Cache Flush Control Register */
14095+
14096+
struct
14097+
{
14098+
__IOM uint32_t FC : 1; /*!< [0..0] C-Cache Flush */
14099+
uint32_t : 31;
14100+
} CCAFCT_b;
14101+
};
14102+
14103+
union
14104+
{
14105+
__IOM uint32_t CCALCF; /*!< (@ 0x00000008) C-Cache Line Configuration Register */
14106+
14107+
struct
14108+
{
14109+
__IOM uint32_t CC : 2; /*!< [1..0] C-Cache Line Size */
14110+
uint32_t : 30;
14111+
} CCALCF_b;
14112+
};
14113+
__IM uint32_t RESERVED[13];
14114+
14115+
union
14116+
{
14117+
__IOM uint32_t SCACTL; /*!< (@ 0x00000040) S-Cache Control Register */
14118+
14119+
struct
14120+
{
14121+
__IOM uint32_t ENS : 1; /*!< [0..0] S-Cache Enable */
14122+
uint32_t : 31;
14123+
} SCACTL_b;
14124+
};
14125+
14126+
union
14127+
{
14128+
__IOM uint32_t SCAFCT; /*!< (@ 0x00000044) S-Cache Flush Control Register */
14129+
14130+
struct
14131+
{
14132+
__IOM uint32_t FS : 1; /*!< [0..0] S-Cache Flush */
14133+
uint32_t : 31;
14134+
} SCAFCT_b;
14135+
};
14136+
14137+
union
14138+
{
14139+
__IOM uint32_t SCALCF; /*!< (@ 0x00000048) S-Cache Line Configuration Register */
14140+
14141+
struct
14142+
{
14143+
__IOM uint32_t CS : 2; /*!< [1..0] S-Cache Line Size */
14144+
uint32_t : 30;
14145+
} SCALCF_b;
14146+
};
14147+
__IM uint32_t RESERVED1[109];
14148+
14149+
union
14150+
{
14151+
__IOM uint32_t CAPOAD; /*!< (@ 0x00000200) Cache Parity Error Operation After Detection
14152+
* Register */
14153+
14154+
struct
14155+
{
14156+
__IOM uint32_t OAD : 1; /*!< [0..0] Operation after Detection */
14157+
uint32_t : 31;
14158+
} CAPOAD_b;
14159+
};
14160+
14161+
union
14162+
{
14163+
__IOM uint32_t CAPRCR; /*!< (@ 0x00000204) Cache Protection Register */
14164+
14165+
struct
14166+
{
14167+
__IOM uint32_t PRCR : 1; /*!< [0..0] Register Write Control */
14168+
__IOM uint32_t KW : 7; /*!< [7..1] Write key code */
14169+
uint32_t : 24;
14170+
} CAPRCR_b;
14171+
};
14172+
} R_CACHE_Type; /*!< Size = 520 (0x208) */
14173+
1407114174
/* =========================================================================================================================== */
1407214175
/* ================ R_CPSCU ================ */
1407314176
/* =========================================================================================================================== */
@@ -14523,6 +14626,7 @@ typedef struct /*!< (@ 0x407FC000) R_FLAD Structure
1452314626
#define R_USB_FS0_BASE 0x40090000UL
1452414627
#define R_WDT_BASE 0x40083400UL
1452514628
#define R_TZF_BASE 0x40000E00UL
14629+
#define R_CACHE_BASE 0x40007000UL
1452614630
#define R_CPSCU_BASE 0x40008000UL
1452714631
#define R_AGTX0_BASE 0x400E8000UL
1452814632
#define R_AGTX1_BASE 0x400E8100UL
@@ -14641,6 +14745,7 @@ typedef struct /*!< (@ 0x407FC000) R_FLAD Structure
1464114745
#define R_USB_FS0 ((R_USB_FS0_Type *) R_USB_FS0_BASE)
1464214746
#define R_WDT ((R_WDT_Type *) R_WDT_BASE)
1464314747
#define R_TZF ((R_TZF_Type *) R_TZF_BASE)
14748+
#define R_CACHE ((R_CACHE_Type *) R_CACHE_BASE)
1464414749
#define R_CPSCU ((R_CPSCU_Type *) R_CPSCU_BASE)
1464514750
#define R_AGT0 ((R_AGTX0_Type *) R_AGTX0_BASE)
1464614751
#define R_AGT1 ((R_AGTX0_Type *) R_AGTX1_BASE)
@@ -21029,6 +21134,37 @@ typedef struct /*!< (@ 0x407FC000) R_FLAD Structure
2102921134
#define R_TZF_TZFSAR_TZFSA0_Pos (0UL) /*!< TZFSA0 (Bit 0) */
2103021135
#define R_TZF_TZFSAR_TZFSA0_Msk (0x1UL) /*!< TZFSA0 (Bitfield-Mask: 0x01) */
2103121136

21137+
/* =========================================================================================================================== */
21138+
/* ================ R_CACHE ================ */
21139+
/* =========================================================================================================================== */
21140+
21141+
/* ======================================================== CCACTL ========================================================= */
21142+
#define R_CACHE_CCACTL_ENC_Pos (0UL) /*!< ENC (Bit 0) */
21143+
#define R_CACHE_CCACTL_ENC_Msk (0x1UL) /*!< ENC (Bitfield-Mask: 0x01) */
21144+
/* ======================================================== CCAFCT ========================================================= */
21145+
#define R_CACHE_CCAFCT_FC_Pos (0UL) /*!< FC (Bit 0) */
21146+
#define R_CACHE_CCAFCT_FC_Msk (0x1UL) /*!< FC (Bitfield-Mask: 0x01) */
21147+
/* ======================================================== CCALCF ========================================================= */
21148+
#define R_CACHE_CCALCF_CC_Pos (0UL) /*!< CC (Bit 0) */
21149+
#define R_CACHE_CCALCF_CC_Msk (0x3UL) /*!< CC (Bitfield-Mask: 0x03) */
21150+
/* ======================================================== SCACTL ========================================================= */
21151+
#define R_CACHE_SCACTL_ENS_Pos (0UL) /*!< ENS (Bit 0) */
21152+
#define R_CACHE_SCACTL_ENS_Msk (0x1UL) /*!< ENS (Bitfield-Mask: 0x01) */
21153+
/* ======================================================== SCAFCT ========================================================= */
21154+
#define R_CACHE_SCAFCT_FS_Pos (0UL) /*!< FS (Bit 0) */
21155+
#define R_CACHE_SCAFCT_FS_Msk (0x1UL) /*!< FS (Bitfield-Mask: 0x01) */
21156+
/* ======================================================== SCALCF ========================================================= */
21157+
#define R_CACHE_SCALCF_CS_Pos (0UL) /*!< CS (Bit 0) */
21158+
#define R_CACHE_SCALCF_CS_Msk (0x3UL) /*!< CS (Bitfield-Mask: 0x03) */
21159+
/* ======================================================== CAPOAD ========================================================= */
21160+
#define R_CACHE_CAPOAD_OAD_Pos (0UL) /*!< OAD (Bit 0) */
21161+
#define R_CACHE_CAPOAD_OAD_Msk (0x1UL) /*!< OAD (Bitfield-Mask: 0x01) */
21162+
/* ======================================================== CAPRCR ========================================================= */
21163+
#define R_CACHE_CAPRCR_PRCR_Pos (0UL) /*!< PRCR (Bit 0) */
21164+
#define R_CACHE_CAPRCR_PRCR_Msk (0x1UL) /*!< PRCR (Bitfield-Mask: 0x01) */
21165+
#define R_CACHE_CAPRCR_KW_Pos (1UL) /*!< KW (Bit 1) */
21166+
#define R_CACHE_CAPRCR_KW_Msk (0xfeUL) /*!< KW (Bitfield-Mask: 0x7f) */
21167+
2103221168
/* =========================================================================================================================== */
2103321169
/* ================ R_CPSCU ================ */
2103421170
/* =========================================================================================================================== */
@@ -21169,8 +21305,8 @@ typedef struct /*!< (@ 0x407FC000) R_FLAD Structure
2116921305
}
2117021306
#endif
2117121307

21172-
#endif /* R7FA4M2AD_H */
21308+
#endif /* R7FA4M3AF_H */
2117321309

21174-
/** @} */ /* End of group R7FA4M2AD */
21310+
/** @} */ /* End of group R7FA4M3AF */
2117521311

2117621312
/** @} */ /* End of group Renesas Electronics Corporation */

0 commit comments

Comments
 (0)