Move axi_sub* to i3c_axi_sub*

This commit renames 'axi_sub*' files to 'i3c_axi_sub*' to keep module
name and file name the same.

Signed-off-by: Maciej Dudek <[email protected]>

Author: mtdudek

src/i3c.f

@@ -32,10 +32,10 @@
 ${I3C_ROOT_DIR}/src/phy/i3c_io.sv
 ${I3C_ROOT_DIR}/src/csr/I3CCSR.sv
 ${I3C_ROOT_DIR}/src/interrupt.sv
-${I3C_ROOT_DIR}/src/libs/axi_sub/axi_sub_arb.sv
-${I3C_ROOT_DIR}/src/libs/axi_sub/axi_sub_rd.sv
-${I3C_ROOT_DIR}/src/libs/axi_sub/axi_sub.sv
-${I3C_ROOT_DIR}/src/libs/axi_sub/axi_sub_wr.sv
+${I3C_ROOT_DIR}/src/libs/axi_sub/i3c_axi_sub_arb.sv
+${I3C_ROOT_DIR}/src/libs/axi_sub/i3c_axi_sub_rd.sv
+${I3C_ROOT_DIR}/src/libs/axi_sub/i3c_axi_sub.sv
+${I3C_ROOT_DIR}/src/libs/axi_sub/i3c_axi_sub_wr.sv
 ${I3C_ROOT_DIR}/src/hci/queues/read_queue.sv
 ${I3C_ROOT_DIR}/src/hci/queues/write_queue.sv
 ${I3C_ROOT_DIR}/src/hci/ahb_if.sv

src/libs/axi_sub/axi_sub.sv renamed to src/libs/axi_sub/i3c_axi_sub.sv

@@ -24,10 +24,10 @@ VERILOG_SOURCES  = \
     $(CALIPTRA_ROOT)/src/axi/rtl/axi_if.sv \
     $(CALIPTRA_ROOT)/src/axi/rtl/axi_addr.v \
     $(CALIPTRA_ROOT)/src/libs/rtl/skidbuffer.v \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_wr.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_arb.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_rd.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_wr.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_arb.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_rd.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub.sv \
     $(SRC_DIR)/csr/I3CCSR_pkg.sv \
     $(SRC_DIR)/csr/I3CCSR.sv \
     $(SRC_DIR)/hci/axi_adapter.sv \

src/libs/axi_sub/axi_sub_arb.sv renamed to src/libs/axi_sub/i3c_axi_sub_arb.sv

@@ -26,10 +26,10 @@ VERILOG_SOURCES += \
     $(CALIPTRA_ROOT)/src/axi/rtl/axi_if.sv \
     $(CALIPTRA_ROOT)/src/axi/rtl/axi_addr.v \
     $(CALIPTRA_ROOT)/src/libs/rtl/skidbuffer.v \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_arb.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_rd.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_wr.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_arb.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_rd.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_wr.sv \
     $(SRC_DIR)/hci/axi_adapter.sv \
     $(SRC_DIR)/hci/dxt.sv \
     $(SRC_DIR)/hci/queues/write_queue.sv \

src/libs/axi_sub/axi_sub_rd.sv renamed to src/libs/axi_sub/i3c_axi_sub_rd.sv

@@ -21,10 +21,10 @@ VERILOG_SOURCES  = \
     $(CALIPTRA_ROOT)/src/libs/rtl/ahb_defines_pkg.sv \
     $(SRC_DIR)/libs/axi/axi_pkg.sv \
     $(SRC_DIR)/libs/axi/axi_if.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_arb.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_rd.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_wr.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_arb.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_rd.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_wr.sv \
     $(SRC_DIR)/libs/mem/prim_ram_1p_pkg.sv \
     $(SRC_DIR)/libs/mem/prim_generic_ram_1p.sv \
     $(SRC_DIR)/libs/mem/prim_ram_1p_adv.sv \

src/libs/axi_sub/axi_sub_wr.sv renamed to src/libs/axi_sub/i3c_axi_sub_wr.sv

@@ -21,10 +21,10 @@ VERILOG_SOURCES  = \
     $(CALIPTRA_ROOT)/src/libs/rtl/ahb_defines_pkg.sv \
     $(SRC_DIR)/libs/axi/axi_pkg.sv \
     $(SRC_DIR)/libs/axi/axi_if.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_arb.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_rd.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub.sv \
-    $(SRC_DIR)/libs/axi_sub/axi_sub_wr.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_arb.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_rd.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub.sv \
+    $(SRC_DIR)/libs/axi_sub/i3c_axi_sub_wr.sv \
     $(SRC_DIR)/libs/mem/prim_ram_1p_pkg.sv \
     $(SRC_DIR)/libs/mem/prim_generic_ram_1p.sv \
     $(SRC_DIR)/libs/mem/prim_ram_1p_adv.sv \