Skip to content

gqingc/Digital-Circuit-Design-Implementation

BranchesTags

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

4 Commits
README.md
README.md
 
 
add16.v
add16.v
 
 
alu.v
alu.v
 
 
and.v
and.v
 
 
and15.v
and15.v
 
 
and16.v
and16.v
 
 
computer.v
computer.v
 
 
cpu.v
cpu.v
 
 
dff.v
dff.v
 
 
dmux.v
dmux.v
 
 
dmux4way.v
dmux4way.v
 
 
dmux8way.v
dmux8way.v
 
 
fulladder.v
fulladder.v
 
 
halfadder.v
halfadder.v
 
 
inc16.v
inc16.v
 
 
isneg.v
isneg.v
 
 
memory.v
memory.v
 
 
mult.o
mult.o
 
 
mult.s
mult.s
 
 
mux.v
mux.v
 
 
mux16.v
mux16.v
 
 
mux4way16.v
mux4way16.v
 
 
mux8way16.v
mux8way16.v
 
 
nand.v
nand.v
 
 
nor.v
nor.v
 
 
not.v
not.v
 
 
not16.v
not16.v
 
 
or.v
or.v
 
 
or16way.v
or16way.v
 
 
pc.v
pc.v
 
 
ram16k.v
ram16k.v
 
 
ram512.v
ram512.v
 
 
ram64.v
ram64.v
 
 
ram8.v
ram8.v
 
 
ram8k.v
ram8k.v
 
 
register.v
register.v
 
 
rom32k.v
rom32k.v
 
 
srff.v
srff.v
 
 
xor.v
xor.v
 
 

Repository files navigation

数字电路设计与实现 (Verilog HDL)

该项目基于Verilog硬件描述语言（HDL）设计并实现了一系列基本数字电路组件及其组合，包含逻辑门、加法器、多路选择器，多路复用器，SR锁存器，时钟SR锁存器，D锁存器，D触发器，16位寄存器，RAM存储器，ALU，CPU等。涵盖了从简单的逻辑门到复杂的计算模块以及CPU指令设计和ALU的实现，能够实现基本的计算和控制操作。

About

No description, website, or topics provided.

Resources

Readme
Activity

Stars

0 stars

Watchers

1 watching

Forks

0 forks
Report repository

Releases

No releases published

Packages

No packages published

Languages