|
| 1 | + bits 64 |
| 2 | + |
| 3 | +%define YMMWORD yword |
| 4 | + |
| 5 | + vpmadd52luq ymm3,ymm1,YMMWORD[rsi] |
| 6 | + vpmadd52luq ymm16,ymm1,YMMWORD[32+rsi] |
| 7 | + vpmadd52luq ymm17,ymm1,YMMWORD[64+rsi] |
| 8 | + vpmadd52luq ymm18,ymm1,YMMWORD[96+rsi] |
| 9 | + vpmadd52luq ymm19,ymm1,YMMWORD[128+rsi] |
| 10 | + |
| 11 | + vpmadd52luq ymm3,ymm2,YMMWORD[rcx] |
| 12 | + vpmadd52luq ymm16,ymm2,YMMWORD[32+rcx] |
| 13 | + vpmadd52luq ymm17,ymm2,YMMWORD[64+rcx] |
| 14 | + vpmadd52luq ymm18,ymm2,YMMWORD[96+rcx] |
| 15 | + vpmadd52luq ymm19,ymm2,YMMWORD[128+rcx] |
| 16 | + |
| 17 | + {vex} vpmadd52luq ymm3,ymm1,YMMWORD[rsi] |
| 18 | + {vex} vpmadd52luq ymm3,ymm2,YMMWORD[rcx] |
| 19 | + |
| 20 | + cpu latevex |
| 21 | + |
| 22 | + vpmadd52luq ymm3,ymm1,YMMWORD[rsi] |
| 23 | + vpmadd52luq ymm16,ymm1,YMMWORD[32+rsi] |
| 24 | + vpmadd52luq ymm17,ymm1,YMMWORD[64+rsi] |
| 25 | + vpmadd52luq ymm18,ymm1,YMMWORD[96+rsi] |
| 26 | + vpmadd52luq ymm19,ymm1,YMMWORD[128+rsi] |
| 27 | + |
| 28 | + vpmadd52luq ymm3,ymm2,YMMWORD[rcx] |
| 29 | + vpmadd52luq ymm16,ymm2,YMMWORD[32+rcx] |
| 30 | + vpmadd52luq ymm17,ymm2,YMMWORD[64+rcx] |
| 31 | + vpmadd52luq ymm18,ymm2,YMMWORD[96+rcx] |
| 32 | + vpmadd52luq ymm19,ymm2,YMMWORD[128+rcx] |
| 33 | + |
0 commit comments