- FPGA型号:XC7VX690TFFG1927-2
- Vivado版本:2021.2
- ip_repo
- srio_rxc_1.0:SRIO接收控制器
- srio_trc_1.0:SRIO收发控制器(已实现NREAD,但未在本工程中验证)
- src
- bd:用于建立Block Design的Tcl脚本
- constrs:引脚、时序约束文件
- build.tcl
- 工程建立脚本
- build.bat
- 调用build.tcl,建立工程
- 双击build.bat
| Name | Name | Last commit date | ||
|---|---|---|---|---|